مقاله بررسی FPGA & CPLD زمان برنامه نویسی VHDL

مقاله بررسی FPGA CPLD زمان برنامه نویسی VHDL در 30 صفحه ورد قابل ویرایش

مقاله بررسی FPGA & CPLD  زمان برنامه نویسی VHDL

مقدمه ای درباره FPGA & CPLD

برای آنكه بتوان بخش بزرگی از یك طرح را داخل یك تراشه منتقل نمود و از زمان و هزینه مونتاژ و راه‌اندازی و نگهداری طرح كاست، ساخت تراشه‌های قابل برنامه ریزی مطرح شد از جمله مزایای استفاده از تراشه‌های قابل برنامه ریزی در طراحی پروژه‌ها عبارتند از :

-         كاهش ابعاد و حجم

-         كاهش زمان و هزینه طرح

-         افزایش اطمینان از سیستم

-         حفاظت از طرح

-         حفاظت در برابر نویز و اغتشاش

FPGA ها ابزار سخت افزاری قابل برنامه ریزی ارزان قیمت را جایگزین كاربردهای فعلی كنترلرهای داخلی (Embedded Controllers) نموده‌اند. به همین دلیل بازار آنها رشد گسترده‌ای داشته است. علاوه بر این به جهت ارائه راه حل‌های مناسب برای IC های سفارشی با عملكرد بالا موفقیت زیادی به دست آورده‌اند. در واقع به نظر می‌رسد كه FPGAها با توجه به ارزان بودن، نسل فعلی تراشه‌های ASIC را از رده خارج كنند. همین مزیت هزینه و عملكرد توجه زیادی را درحوزه تحقیقات به خود معطوف كرده است.

ویژگی‌ استفاده از قطعات منطقی قابل برنامه ریزی (PLD)  و FPGA، ارزان بودن قیمت و سرعت ورود آنها به بازار است.

قطعات ASIC، هزینه‌های توسعه مهندسی غیر قابل برگشت بالاتری   دارند و در نتیجه اغلب، قیمت این محصولات بالاتر است، اما اساساً كارایی بالاتری دارند. این شیوه‌های مختلف طراحی محیطهایی را با مجموعه‌ای از متدولوژی و ابزاهای مختلف CAD پدید می‌آورند.

در طول یك دهه گذشته، انواع مختلفی از سخت افزارهای قابل برنامه ‌ریزی به سرعت پیشرفت كرده‌اند. این قطعات نام‌های مختلفی دارند مثل سخت افزار قابل آرایش مجدد، سخت افزار قابل آرایش، سخت افزار قابل برنامه ریزی مجدد.

ایده اصلی و زیر بنایی معماری FPGA و CPLD بسیار ساده است. به طوری كلی میتوان مدارهای تركیبی و ترتیبی را مستقیماً روی بستر سیلیكون ایجاد كرد. تراشه‌های ASIC با اینكه كارایی بالایی دارند اما تنها می‌توانند یك نوع عملیات را انجام دهند.

از آنجایی كه امكان توزیع هزینه توسعه بین چند كاربر وجود ندارد، قیمت ASIC ها معمولاً بیش از سیستمهای مبتنی بر ریز پردازنده معمولی می‌شود.

تكنولوژی تراشه‌های قابل برنامه‌ریزی

قابلیت برنامه ریزی شدن مدارات مختلف و اتصالات متفاوت بر روی PLD به دلیل سوئیچ‌های قابل برنامه ریزی است كه در این تراشه وجود دارد، این سوئیچ‌ها می‌بایست علاوه بر اشغال فضای بسیار كم دارای كمترین تأخیر زمانی باشند بطور كلی سوئیچ‌‌های قابل برنامه ریزی در PLD با استفاده از سه نوع تكنولوژی قابل پیاده سازی است.

1-استفاده از Anti – Fuse

2-استفاده از سلولهای حافظه موقت Sram

3-استفاده از گیتهای شناور EEPROM یا EPROM

Anti – Fuse

خصوصیت اصلی Anti – Fuseها تنها یك بار قابلیت برنامه‌ریزی بودن، اشغال فضای كم و بالا بودن فركانس كاری، به دلیل پایین بودن اثر مقاومتی و ظرفیت خازنی آنها است.

عیب اصلی این روش نداشتن قابلیت برنامه ریزی مجدد است و زمانی كه یك بار برنامه‌ریزی گردد دیگر به حالت اولیه برنمی‌گردد و مزیت اصلی آن فركانس كاری بالا  و اشغال فضای كم آن است این نوع PLDها نسبت به انواع دیگر PLDها نسبتاً گرانتر هستند.

SRAM

در روش SRAM از سلولهای حافظه به دو طریق استفاده می‌شود، در روش اول از یك سلول حافظه برای كنترل روشن یا خاموش شدن یك ترانزیستور استفاده می‌گردد كه در این حالت خروجی سلول  حافظه به بیس ترانزیستور یا گیت فت متصل می شود،‌ با  روشن یا خاموش شدن ترانزیستور یك مسیر وصل یا قطع می‌شود. در روش دوم سلول حافظه به ورودیهای انتخاب مالتی پلكسر وصل می‌شود. در این حالت با صفر یا یك شدن سلول حافظه مسیر خطوط عوض می‌شود، مهمترین عیب این روش پاك شدن برنامه ریزی با قطع تغذیه می‌باشد، تراشه‌هایی كه با این روش برنامه ریزی می‌گردند، می‌بایست با استفاده از یك سیستم جانبی با هر بار وصل شدن تغذیه تراشه برنامه ریزی گردد، این روش نسبت به روش Anti – Fuse فضای بیشتری اشغال می‌كند و تأخیر زمانی نیز بیشتر است.

روش برنامه ریزی EEPROM یا EPROM

مهمترین مزیت این روش پاك نشدن برنامه ریزی با قطع برق مهمترین عیب آن اشغال فضای زیاد این نوع ساختار سوئیچ‌ می‌باشد.

بلوك term  logic

در LAB برای برقراری ارتباط یك Macrocell با Macrocellهای دیگر ونیز فیدبك به ورودی Macrocell از بلوك term  logic استفاده می‌شود.

یك بلوك term  logic از دو نوع آرایش بسط دهنده موازی (parallel Expanders) وبسط دهنده عمومی (common Expanders) برای برقرای ارتباط استفاده می‌كند.

بلوكهای كنترل كننده I/o

این بلوكها نوعی مدارات منطقی می‌باشند كه وظیفه برنامه‌ریزی نوع پورت خروجی و نیز برقراری فیدبك از پینها به درون PIA را دارد.

بلوك (Programable Interconnect array)  PIA

این بلوك برای برقراری ارتباط بین بلوكهای منطقی و بلوكهای كنترل كننده ورودی و خروجی استفاده می‌شود.

شركتهای سازنده FPGA

شركت Altera و Xilinx از ساختار آرایه‌ی دو بعدی متقارن استفاده می‌كنند كه با استفاده از Sram برنامه ریزی می‌شوند و بلوكهای منطقی نیز بر پایه look up table طراحی شده‌اند.

شرك Altera  با استفاده از آرایه  سطری تراشه‌های خود را طراحی نموده است، FPGAهای این شركت با استفاده از Anti – Fuse برنامه ریزی می‌گردند و بلوكهای منطقی آنها بر اساس Multiplexer طراحی شده‌اند.

روش برنامه‌ریزی Jtag

اینترفیسی كه برای این منظور استفاده می‌شود Byte Blaster نام دارد و كاربر را قادر می‌سازد تا با استفاده از كامپیوتر و اتصال Byte Blaster به پورت پارالل كامپیوتر برنامه‌ریزی را انجام دهد .

این اینترفیس با استفاده از نرم افزار maxplus 2 برای برنامه ریزی بصورت Jtag مورد استفاده قرار می‌گیرد. و هردو نوع ولتاژ 3/3 و 5 ولت را پشتیبانی می‌كند.

دراستاندارد JTAG برای برنامه ریزی از 4 پین استفاده می‌گردد.

پین ورودی TDI برای اعمال دیتا به صورت سریال به IC بكار می‌رود. دیتای قرار گرفته بر روی پین با لبه بالا رونده كلاك به داخل IC شیفت داده می‌شود.

پین خروجی TDO برای خواندن دیتای برنامه ریزی شده استفاده می‌گردد و با لبه پایین رونده كلاك دیتا به خارج شیفت داده می‌شود. پین ورودی TMS : نوع مود تست را مشخص می‌كند و برای ریست نیز استفاده می‎شود.

پین ورودی TCK كلاك ورودی به IC است و پینهای TDO و TDI  نیز با استفاده از این كلاك كار می‌كنند.

فهرست مطالب

عنوان                                                                                                                  صفحه

مقدمه ای درباره FPGA & CPLD........................................................................ 1

تكنولوژی تراشه‌های قابل برنامه ریزی................................................................ 2

تقسیم بندی PLDها............................................................................................... 4

 انواع تراشه‌های قابل برنامه ریزی....................................................................... 5

ساختار FPGA....................................................................................................... 6

بلوكهای FPGA...................................................................................................... 6

شركتهای سازنده FPGA...................................................................................... 7

روش برنامه ریزی  JTAG.................................................................................... 8

تراشه ‌های قابل برنامه ریزی Altera.................................................................... 10

VHDL................................................................................................................... 11

انواع تأخیر در VHDL.......................................................................................... 13

اپراتورهای VHDL................................................................................................ 14

مفاهیم بنیادی در زبان VHDL............................................................................. 19

ضمائم  30

برچسب ها : مقاله بررسی FPGA & CPLD زمان برنامه نویسی VHDL , تحقیق بررسی FPGA CPLD زمان برنامه نویسی VHDL , پروژه بررسی FPGA CPLD زمان برنامه نویسی VHDL , مقاله بررسی FPGA CPLD زمان برنامه نویسی VHDL , دانلود تحقیق بررسی FPGA CPLD زمان برنامه نویسی VHDL , پروژه , پژوهش , مقاله , جزوه , تحقیق , دانلود پروژه , دانلود پژوهش , دانلود مقاله , دانلود جزوه , دانلود تحقیق